PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2002-076246

15.03.2002

(43) Date of publication of application:

(51)Int.CI.

H01L 25/04

H01L 25/18

H01L 21/56

H01L 23/50

(21)Application number: 2000-266737 (71)Applicant: SANYO

ELECTRIC

CO LTD

(22)Date of filing:

04.09.2000 (72)Inventor: SAKAMOTO

NORIAKI

KOBAYASHI

YOSHIYUKI

SAKAMOTO JUNJI

OKADA YUKIO

IGARASHI


YUUSUKE

MAEHARA EIJU

TAKAHASHI

YUKITSUGU

(54) METHOD FOR MANUFACTURING CIRCUIT DEVICE



(57) Abstract:

PROBLEM TO BE SOLVED: To solve the problem of a circuit device which is mounted on a circuit element using a ceramic board or a flexible board as a supporting board that the thickness of the supporting board impedes reduction of size and thickness of the circuit device.

SOLUTION: After a conductive pattern 51 for each bock has been formed on a conductive foil 60 using isolation trenches 61, a circuit element is mounted and molded of insulating resin 50, before being isolated by a conductive pattern formed by etching the rear surface of the conductive

foil. Furthermore, resource saving manufacturing method of a circuit device suitable for mass production can be implemented, by introducing a measuring process for each book and a dicing process.

0

LEGAL STATUS

[Date of request for examination]

07.04.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3600131

[Date of registration]

24.09.2004

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2002-76246

(P2002-76246A)

(43)公開日 平成14年3月15日(2002.3.15)

(51) Int.Cl.7		識別記号	FΙ				゛	-73-)*(参)考)
H01L	25/04		H01L	21	/56		T	5 F	0 6	, 1
	25/18			23	/50		R	5 F	0 6	7
	21/56			25	/04		Z			
	23/50									
			審查請	求	未請求	請求項の数19	0	L	(全:	10 頁)

(21)出願番号 特顧2000-266737(P2000-266737) (71)出願人 000001889

三洋電機株式会社(22)出願日 平成12年9月4日(2000.9.4) 大阪府守口市京阪本通2丁目5番5号

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(72)発明者 小林 義幸

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(74)代理人 100091605

弁理士 岡田 敬 (外1名)


最終頁に続く

(54) 【発明の名称】 回路装置の製造方法

(57)【要約】

【課題】 セラミック基板、フレキシブルシート等を支持基板として回路素子が実装された回路装置がある。しかしこれらの支持基板の厚みが、回路装置の小型薄型化の障害となる問題があった。

【解決手段】 導電箔60に分離溝61を用いてブロック毎の導電パターン51を形成した後、回路素子を実装し、絶縁性樹脂50でモールドし、導電箔の裏面をエッチングして導電パターンとして分離している。更にブロック毎の測定工程およびダイシング工程を導入して省資源で大量生産に適した回路装置の製造方法を実現できる。



【特許請求の範囲】

【請求項1】 導電箔を用意し、少なくとも回路素子の 搭載部を多数個形成する導電バターンを除く領域の前記 導電箔に前記導電箔の厚みよりも浅い分離溝を形成して 導電パターンを形成する工程と、

所望の前記導電バターンの前記各搭載部に回路素子を固 着する工程と、

各搭載部の前記回路素子を一括して被覆し、前記分離溝 に充填されるように絶縁性樹脂で共通モールドする工程

前記分離溝を設けていない厚み部分の前記導電箔を除去 する工程と、

前記絶縁性樹脂で一括してモールドされた各搭載部の前 記回路素子の特性の測定を行う工程と、

前記絶縁性樹脂を各搭載部毎にダイシングにより分離す る工程とを具備することを特徴とする回路装置の製造方 法。

【請求項2】 導電箔を用意し、少なくとも回路素子の 搭載部を多数個形成する導電バターンを除く領域の前記 導電パターンを形成する工程と、

所望の前記導電パターンの前記各搭載部に回路素子を固 着する工程と、

前記各搭載部の回路素子の電極と所望の前記導電バター ンとを電気的に接続する接続手段を形成する工程と

各搭載部の前記回路素子を一括して被覆し、前記分離溝 に充填されるように絶縁性樹脂で共通モールドする工程 Ł.

前記分離溝を設けていない厚み部分の前記導電箔を除去 する工程と、

前記絶縁性樹脂で一括してモールドされた各搭載部の前 記回路紫子の特性の測定を行う工程と、

前記絶縁性樹脂を各搭載部毎にダイシングにより分離す る工程とを具備することを特徴とする回路装置の製造方 法。

【請求項3】 前記導電箔は銅、アルミニウム、鉄-ニ ッケルのいずれかで構成されることを特徴とする請求項 1または請求項2に記載された回路装置の製造方法。

【請求項4】 前記導電箔の表面を導電皮膜で少なくと 求項2に記載された回路装置の製造方法。

【請求項5】 前記導電被膜はニッケル、金あるいは銀 メッキ形成されることを特徴とする請求項4に記載され た回路装置の製造方法。

【請求項6】 前記導電箔に選択的に形成される前記分 離溝は化学的あるいは物理的エッチングにより形成され ることを特徴とする請求項1または請求項2に記載され た回路装置の製造方法。

【請求項7】 前記回路素子は半導体ベアチップ、チッ ブ回路部品のいずれかあるいは両方を固着されることを 50 【発明の属する技術分野】本発明は、回路装置の製造方

特徴とする請求項1または請求項2に記載された回路装 置の製造方法。

【請求項8】 前記接続手段はワイヤーボンディングで 形成されることを特徴とする請求項2 に記載された回路 装置の製造方法。

【請求項9】 前記絶縁性樹脂はトランスファーモール ドで付着されることを特徴とする請求項1または請求項 2に記載された回路装置の製造方法。

【請求項10】 前記導電箔には少なくとも回路素子の 10 搭載部を多数個形成する導電パターンをマトリックス状 に配列したブロックを複数個並べたことを特徴とする請 求項1または請求項2に記載された回路装置の製造方 法。

【請求項11】 前記絶縁性樹脂は前記ブロック毎にト ランスファーモールドで付着されることを特徴とする請 求項10に記載された回路装置の製造方法。

【請求項12】 前記絶縁性樹脂でモールドされた前記 各ブロックは前記分離溝を設けていない厚み部分の前記 導電箔を除去する工程の後に前記導電箔の残余部から分 導電箔に前記導電箔の厚みよりも浅い分離溝を形成して 20 離されることを特徴とする請求項10に記載された回路 装置の製造方法。

> 【請求項13】 前記絶縁性樹脂でモールドされた前記 各ブロック毎に各搭載部の前記回路素子の特性の測定を 行うことを特徴とする請求項10に記載された回路装置 の製造方法。

> 【請求項14】 前記絶縁性樹脂でモールドされた前記 各ブロック毎に各搭載部にダイシングにより分離すると とを特徴とする請求項10に記載された回路装置の製造 方法。

【請求項15】 前記導電パターンと一緒に形成した合 30 わせマークを用いてダイシングを行うことを特徴とする 請求項14に記載された回路装置の製造方法。

【請求項16】 前記導電パターンと一緒に形成した対 向する合わせマークを用いてダイシングを行うことを特 徴とする請求項14に記載された回路装置の製造方法。

【請求項 17】 前記絶縁性樹脂でモールドされた前記 各ブロックは載置台に真空で吸着してダイシングを行う ことを特徴とする請求項14に記載された回路装置の製 造方法。

も部分的に被覆することを特徴とする請求項1または請 40 【請求項18】 前記絶縁性樹脂のダイシング時の切削 深さをほぼ前記絶縁性樹脂の厚みとし、その後機械的に 割って独立した回路装置に分離することを特徴とする請 求項17に記載された回路装置の製造方法。

> 【請求項19】 前記絶縁性樹脂のダイシング時の切削 深さを完全に前記絶縁性樹脂の厚み以上とし、ダイシン グ時に独立した回路装置に分離することを特徴とする請 求項17に記載された回路装置の製造方法。

【発明の詳細な説明】

[0001]

法に関し、特に支持基板を不要にした薄型の回路装置の 製造方法に関するものである。

[0002]

【従来の技術】従来、電子機器にセットされる回路装置 は、携帯電話、携帯用のコンピューター等に採用される ため、小型化、薄型化、軽量化が求められている。

【0003】例えば、回路装置として半導体装置を例に して述べると、一般的な半導体装置として、従来通常の トランスファーモールドで封止されたパッケージ型半導 体装置がある。との半導体装置は、図10のように、ブ 10 続いて、第1の電極7,第2の電極8、ダイバッド9、 リント基板PSに実装される。

【0004】またこのパッケージ型半導体装置は、半導 体チップ2の周囲を樹脂層3で被覆し、との樹脂層3の 側部から外部接続用のリード端子4が導出されたもので ある。

【0005】しかしこのパッケージ型半導体装置1は、 リード端子4が樹脂層3から外に出ており、全体のサイ ズが大きく、小型化、薄型化および軽量化を満足するも のではなかった。

【0006】そのため、各社が競って小型化、薄型化お 20 よび軽量化を実現すべく、色々な構造を開発し、最近で はCSP(チップサイズパッケージ)と呼ばれる、チッ プのサイズと同等のウェハスケールCSP、またはチッ プサイズよりも若干大きいサイズのCSPが開発されて いる。

【0007】図11は、支持基板としてガラスエポキシ 基板5を採用した、チップサイズよりも若干大きいCS P6を示すものである。ととではガラスエポキシ基板5 にトランジスタチップTが実装されたものとして説明し ていく。

【0008】とのガラスエポキシ基板5の表面には、第 1の電極7、第2の電極8およびダイパッド9が形成さ れ、裏面には第1の裏面電極10と第2の裏面電極11 が形成されている。そしてスルーホールTHを介して、 前記第1の電極7と第1の裏面電極10が、第2の電極 8と第2の裏面電極11が電気的に接続されている。ま たダイバッド9には前記ベアのトランジスタチップTが 固着され、トランジスタのエミッタ電極と第1の電極7 が金属細線12を介して接続され、トランジスタのベー ている。更にトランジスタチップTを覆うようにガラス エポキシ基板5に樹脂層13が設けられている。

【0009】前記CSP6は、ガラスエポキシ基板5を 採用するが、ウェハスケールCSPと違い、チップTか ら外部接続用の裏面電極10、11までの延在構造が簡 単であり、安価に製造できるメリットを有する。

【0010】また前記CSP6は、図10のように、プ リント基板PSに実装される。プリント基板PSには、 電気回路を構成する電極、配線が設けられ、前記CSP

チップコンデンサCC等が電気的に接続されて固着され る。

【0011】そしてこのプリント基板で構成された回路 は、色々なセットの中に取り付けられる。

【0012】つぎに、このCSPの製造方法を図12お よび図13を参照しながら説明する。

【0013】まず基材(支持基板)としてガラスエポキ シ基板5を用意し、この両面に絶縁性接着剤を介してC u箔20、21を圧着する。(以上図12Aを参照) 第1の裏面電極10および第2の裏面電極11対応する Cu箔20、21に耐エッチング性のレジスト22を被 覆し、Cu箱20、21をパターニングする。尚、パタ ーニングは、表と裏で別々にしても良い。(以上図12 Bを参照)

続いて、ドリルやレーザを利用してスルーホールTHの ための孔を前記ガラスエポキシ基板に形成し、この孔に メッキを施し、スルーホールTHを形成する。とのスル ーホールTHにより第1の電極7と第1の裏面電極1

0、第2の電極8と第2の裏面電極10が電気的に接続 される。(以上図12Cを参照)

更に、図面では省略をしたが、ボンディングポストと成 る第1の電極7、第2の電極8にAuメッキを施すと共 に、ダイボンディングポストとなるダイバッド9にAu メッキを施し、トランジスタチップTをダイボンディン グする。

【0014】最後に、トランジスタチップTのエミッタ 電極と第1の電極7、トランジスタチップTのベース電 極と第2の電極8を金属細線12を介して接続し、樹脂 30 層13で被覆している。(以上図12Dを参照)

以上の製造方法により、支持基板5を採用したCSP型 の電気素子が完成する。この製造方法は、支持基板とし てフレキシブルシートを採用しても同様である。

【0015】一方、セラミック基板を採用した製造方法 を図13のフローに示す。支持基板であるセラミック基 板を用意した後、スルーホールを形成し、その後、導電 ペーストを使い、表と裏の電極を印刷し、焼結してい る。その後、前製造方法の樹脂層を被覆するまでは図1 2の製造方法と同じであるが、セラミック基板は、非常 ス電極と第2の電極8が金属細線12を介して接続され 40 にもろく、フレキシブルシートやガラスエポキシ基板と 異なり、直ぐに欠けてしまうため金型を用いたモールド ができない問題がある。そのため、封止樹脂をポッティ ングし、硬化した後、封止樹脂を平らにする研磨を施 し、最後にダイシング装置を使って個別分離している。 (0016)

【発明が解決しようとする課題】図11に於いて、トラ ンジスタチップT、接続手段7~12 および樹脂層13 は、外部との電気的接続、トランジスタの保護をする上 で、必要な構成要素であるが、これだけの構成要素で小 6、パッケージ型半導体装置1、チップ抵抗CRまたは 50 型化、薄型化、軽量化を実現する回路素子を提供するの

は難しかった。

【0017】また、支持基板となるガラスエポキシ基板 5は、前述したように本来不要なものである。しかし製 造方法上、電極を貼り合わせるため、支持基板として採 用しており、このガラスエポキシ基板5を無くすことが できなかった。

5

【0018】そのため、このガラスエポキシ基板5を採 用することによって、コストが上昇し、更にはガラスエ ポキシ基板5が厚いために、回路素子として厚くなり、 小型化、薄型化、軽量化に限界があった。

【0019】更に、ガラスエポキシ基板やセラミック基 板では必ず両面の電極を接続するスルーホール形成工程 が不可欠であり、製造工程も長くなる問題もあった。 [0020]

【課題を解決するための手段】本発明は、前述した多く の課題に鑑みて成され、導電箔を用意し、少なくとも回 路素子の搭載部を多数個形成する導電パターンを除く領 域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を 形成して導電パターンを形成する工程と、所望の前記導 電バターンの前記各搭載部に回路素子を固着する工程 と、各搭載部の前記回路素子を一括して被覆し、前記分 **離溝に充填されるように絶縁性樹脂で共通モールドする** 工程と、前記分離溝を設けていない厚み部分の前記導電 箔を除去する工程と、前記絶縁性樹脂で一括してモール ドされた各搭載部の前記回路素子の特性の測定を行う工 程と、前記絶縁性樹脂を各搭載部毎にダイシングにより 分離する工程とを具備することを特徴とする。

【0021】本発明では、導電パターンを形成する導電 箔がスタートの材料であり、絶縁性樹脂がモールドされ るまでは導電箔が支持機能を有し、モールド後は絶縁性 30 樹脂が支持機能を有することで支持基板を不要にでき、 従来の課題を解決することができる。また本発明では、 モールド、測定およびダイシングをブロック毎にできる ので、多数個の回路装置を量産でき、従来の課題を解決 することができる。

[0022]

【発明の実施の形態】まず本発明の回路装置の製造方法 について図1を参照しながら説明する。

【0023】本発明は、導電箔を用意し、少なくとも回 路素子の搭載部を多数個形成する導電パターンを除く領 40 域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を 形成して導電パターンを形成する工程と、所望の前記導 電パターンの前記各搭載部に回路素子を固着する工程 と、各搭載部の前記回路素子を一括して被覆し、前記分 離溝に充填されるように絶縁性樹脂で共通モールドする 工程と、前記分離溝を設けていない厚み部分の前記導電 箔を除去する工程と、前記絶縁性樹脂で一括してモール ドされた各搭載部の前記回路索子の特性の測定を行う工 程と、前記絶縁性樹脂を各搭載部毎にダイシングにより 分離する工程から構成されている。

【0024】図1に示すフローは上述した工程とは一致 していないが、Cu箱、Agメッキ、ハーフエッチング の3つのフローで導電バターンの形成が行われる。ダイ ボンドおよびワイヤーボンディングの2つのフローで各 搭載部への回路素子の固着と回路素子の電極と導電バタ ーンの接続が行われる。トランスファーモールドのフロ ーでは絶縁性樹脂による共通モールドが行われる。

裏面 Cu箔除去のフローでは分離溝のない厚み部分の導電箔 のエッチングが行われる。裏面処理のフローでは裏面に 10 露出した導電パターンの電極処理が行われる。測定のフ ローでは各搭載部に組み込まれた回路索子の良品判別や 特性ランク分けが行われる。ダイシングのフローでは絶 縁性樹脂からダイシングで個別の回路素子への分離が行

【0025】以下に、本発明の各工程を図2~図9を参 照して説明する。

【0026】本発明の第1の工程は、図2から図4に示 すように、導電箔60を用意し、少なくとも回路素子5 2の搭載部を多数個形成する導電バターン51を除く領 20 域の導電箔60に導電箔60の厚みよりも浅い分離溝6 1を形成して導電バターン51を形成することにある。 【0027】本工程では、まず図2Aの如く、シート状 の導電箔60を用意する。この導電箔60は、ロウ材の 付着性、ボンディング性、メッキ性が考慮されてその材 料が選択され、材料としては、Cuを主材料とした導電 箔、Alを主材料とした導電箔またはFe-Ni等の合 金から成る導電箔等が採用される。

【0028】導電箔の厚さは、後のエッチングを考慮す ると10μm~300μm程度が好ましく、ここでは7 0 μm (2 オンス) の銅箔を採用した。しかし3 0 0 μ m以上でも10μm以下でも基本的には良い。後述する ように、導電箔60の厚みよりも浅い分離溝61が形成 できればよい。

【0029】尚、シート状の導電箔60は、所定の幅、 例えば45mmでロール状に巻かれて用意され、これが 後述する各工程に搬送されても良いし、所定の大きさに カットされた短冊状の導電箔60が用意され、後述する 各工程に搬送されても良い。

【0030】具体的には、図2Bに示す如く、短冊状の 導電箔60に多数の搭載部が形成されるブロック62が 4~5個離間して並べられる。各ブロック62間にはス リット63が設けられ、モールド工程等での加熱処理で 発生する導電箔60の応力を吸収する。また導電箔60 の上下周端にはインデックス孔64が一定の間隔で設け られ、各工程での位置決めに用いられる。

【0031】続いて、導電パターンを形成する。

50

【0032】まず、図3に示す如く、Cu箔60の上 に、ホトレジスト (耐エッチングマスク) PRを形成 し、導電パターン51となる領域を除いた導電箔60が 露出するようにホトレジストPRをパターニングする。

そして、図4Aに示す如く、ホトレジストPRを介して 導電箔60を選択的にエッチングする。

【0033】エッチングにより形成された分離溝61の 深さは、例えば50μmであり、その側面は、粗面とな るため絶縁性樹脂50との接着性が向上される。

【0034】またこの分離溝61の側壁は、模式的にス トレートで図示しているが、除去方法により異なる構造 となる。この除去工程は、ウェットエッチング、ドライ エッチング、レーザによる蒸発、ダイシングが採用でき 第二鉄または塩化第二銅が主に採用され、前記導電箔 は、このエッチャントの中にディッピングされるか、こ のエッチャントでシャワーリングされる。ここでウェッ トエッチングは、一般に非異方性にエッチングされるた め、側面は湾曲構造になる。

【0035】またドライエッチングの場合は、異方性、 非異方性でエッチングが可能である。現在では、Cuを 反応性イオンエッチングで取り除くことは不可能といわ れているが、スパッタリングで除去できる。またスパッ できる。

【0036】またレーザでは、直接レーザ光を当てて分 離溝61を形成でき、この場合は、どちらかといえば分 離溝61の側面はストレートに形成される。

【0037】なお、図3に於いて、ホトレジストの代わ りにエッチング液に対して耐食性のある導電被膜(図示 せず)を選択的に被覆しても良い。導電路と成る部分に 選択的に被着すれば、この導電被膜がエッチング保護膜 となり、レジストを採用することなく分離溝をエッチン グできる。この導電被膜として考えられる材料は、A g、Ni、Au、PtまたはPd等である。しかもこれ ら耐食性の導電被膜は、ダイパッド、ボンディングパッ ドとしてそのまま活用できる特徴を有する。

【0038】例えばAg被膜は、Auと接着するし、ロ ウ材とも接着する。よってチップ裏面にAu被膜が被覆 されていれば、そのまま導電路51上のAg被膜にチッ ブを熱圧着でき、また半田等のロウ材を介してチップを 固着できる。またAgの導電被膜にはAu細線が接着で きるため、ワイヤーボンディングも可能となる。従って これらの導電被膜をそのままダイパッド、ボンディング 40 パッドとして活用できるメリットを有する。

【0039】図4Bに具体的な導電パターン51を示 す。本図は図2Bで示したブロック62の1個を拡大し たもの対応する。黒く塗られた部分の1個が1つの搭載 部65であり、導電パターン51を構成し、1つのブロ ック62には5行10列のマトリックス状に多数の搭載 部65が配列され、各搭載部65毎に同一の導電バター ン51が設けられている。各ブロックの周辺には枠状の バターン66が設けられ、それと少し離間してその内側 る。枠状のパターン66はモールド金型との嵌合に使用 され、また導電箔60の裏面エッチング後には絶縁性樹 脂50の補強をする働きを有する。

【0040】本発明の第2の工程は、図5に示す如く、 所望の導電パターン51の各搭載部65に回路索子52 を固着し、各搭載部65の回路素子52の電極と所望の 導電パターン51とを電気的に接続する接続手段を形成 することにある。

【0041】回路素子52としては、トランジスタ、ダ る。ウェットエッチングの場合、エッチャントは、塩化 10 イオード、ICチップ等の半導体素子、チップコンデン サ、チップ抵抗等の受動素子である。また厚みが厚くは なるが、CSP、BGA等のフェイスダウンの半導体素 子も実装できる。

【0042】 ここでは、ベアのトランジスタチップ52 Aが導電パターン5 1 Aにダイボンディングされ、エミ ッタ電極と導電パターン51B、ベース電極と導電パタ ーン51Bが、熱圧着によるボールボンディングあるい は超音波によるウェッヂボンディング等で固着された金 属細線55Aを介して接続される。また52Bは、チッ タリングの条件によって異方性、非異方性でエッチング 20 プコンデンサまたは受動素子であり、半田等のロウ材ま たは導電ペースト55Bで固着される。

> 【0043】本工程では、各ブロック62に多数の導電 バターン51が集積されているので、回路素子52の固 着およびワイヤーボンディングが極めて効率的に行える 利点がある。

> 【0044】本発明の第3の工程は、図6に示す如く、 各搭載部63の回路素子52を一括して被覆し、分離溝 61に充填されるように絶縁性樹脂50で共通モールド することにある。

【0045】本工程では、図6Aに示すように、絶縁性 樹脂50は回路素子52A、52Bおよび複数の導電パ ターン51A、51B、51Cを完全に被覆し、導電パ ターン51間の分離溝61には絶縁性樹脂50が充填さ れてた導電パターン51A、51B、51Cの側面の湾 曲構造と嵌合して強固に結合する。そして絶縁性樹脂5 0により導電パターン51が支持されている。

【0046】また本工程では、トランスファーモール ド、インジェクションモールド、またはディッピングに より実現できる。樹脂材料としては、エポキシ樹脂等の 熱硬化性樹脂がトランスファーモールドで実現でき、ポ リイミド樹脂、ポリフェニレンサルファイド等の熱可塑 性樹脂はインジェクションモールドで実現できる。

【0047】更に、本工程でトランスファーモールドあ るいはインジェクションモールドする際に、図6 Bに示 すように各ブロック62は1つの共通のモールド金型に 搭載部63を納め、各ブロック毎に1つの絶縁性樹脂5 0で共通にモールドを行う。このために従来のトランス ファーモールド等の様に各搭載部を個別にモールドする 方法に比べて、大幅な樹脂量の削減が図れる。

にダイシング時の位置合わせマーク67が設けられてい 50 【0048】導電箔60表面に被覆された絶縁性樹脂5

0の厚さは、回路素子52のボンディングワイヤー55 Aの最頂部から約100μm程度が被覆されるように調 整されている。この厚みは、強度を考慮して厚くするこ とも、薄くすることも可能である。

【0049】本工程の特徴は、絶縁性樹脂50を被覆す るまでは、導電パターン51となる導電箔60が支持基 板となることである。従来では、図12の様に、本来必 要としない支持基板5を採用して導電路7~11を形成 しているが、本発明では、支持基板となる導電箔60 は、電極材料として必要な材料である。そのため、構成 10 材料を極力省いて作業できるメリットを有し、コストの 低下も実現できる。

【0050】また分離溝61は、導電箔の厚みよりも浅 く形成されているため、導電箔60が導電パターン51 として個々に分離されていない。従ってシート状の導電 箔60として一体で取り扱え、絶縁性樹脂50をモール ドする際、金型への搬送、金型への実装の作業が非常に 楽になる特徴を有する。

【0051】本発明の第4の工程は、図6に示す如く、 することにある。

【0052】本工程は、導電箔60の裏面を化学的およ び/または物理的に除き、導電パターン51として分離 するものである。この工程は、研磨、研削、エッチン グ、レーザの金属蒸発等により施される。

【0053】実験では研磨装置または研削装置により全 面を30μm程度削り、分離溝61から絶縁性樹脂50 を露出させている。この露出される面を図6では点線で 示している。その結果、約40μmの厚さの導電パター ン51となって分離される。また、絶縁性樹脂50が露 30 出する手前まで、導電箔60を全面ウェトエッチング し、その後、研磨または研削装置により全面を削り、絶 縁性樹脂50を露出させても良い。更に、導電箔60を 点線で示す位置まで全面ウェトエッチングし、絶縁性樹 脂50を露出させても良い。

【0054】との結果、絶縁性樹脂50に導電パターン 51の裏面が露出する構造となる。すなわち、分離溝6 1に充填された絶縁性樹脂50の表面と導電パターン5 1の表面は、実質的に一致する構造となっている。従っ て、本発明の回路装置53は図11に示した従来の裏面 40 電極10、11のように段差が設けられないため、マウ ント時に半田等の表面張力でそのまま水平に移動してセ ルフアラインできる特徴を有する。

【0055】更に、導電パターン51の裏面処理を行 い、図7に示す最終構造を得る。すなわち、必要によっ て露出した導電パターン51に半田等の導電材を被着 し、回路装置として完成する。

【0056】本発明の第5の工程は、図8に示す如く、 絶縁性樹脂50で一括してモールドされた各搭載部63 の回路素子52の特性の測定を行うことにある。

【0057】前工程で導電箔60の裏面エッチングをし た後に、導電箔60から各ブロック62が切り離され る。このブロック62は絶縁性樹脂50で導電箔60の 残余部と連結されているので、切断金型を用いず機械的 に導電箔60の残余部から剥がすことで達成できる。

【0058】各ブロック62の裏面には図8に示すよう に導電パターン51の裏面が露出されており、各搭載部 65が導電パターン51形成時と全く同一にマトリック ス状に配列されている。との導電パターン51の絶縁性 樹脂50から露出した裏面電極56にプローブ68を当 てて、各搭載部65の回路素子52の特性パラメータ等 を個別に測定して良不良の判定を行い、不良品には磁気 インク等でマーキングを行う。

【0059】本工程では、各搭載部65の回路装置53 は絶縁性樹脂50でブロック62毎に一体で支持されて いるので、個別にバラバラに分離されていない。従っ て、テスターの載置台に置かれたブロック62は搭載部 65のサイズ分だけ矢印のように縦方向および横方向に ピッチ送りをすることで、極めて早く大量にブロック6 分離溝61を設けていない厚み部分の導電箔60を除去 20 2の各搭載部65の回路装置53の測定を行える。すな わち、従来必要であった回路装置の表裏の判別、電極の 位置の認識等が不要にできるので、測定時間の大幅な短 縮を図れる。

> 【0060】本発明の第6の工程は、図9に示す如く、 絶縁性樹脂50を各搭載部65毎にダイシングにより分 離することにある。

> 【0061】本工程では、ブロック62をダイシング装 置の載置台に真空で吸着させ、ダイシングブレード69 で各搭載部65間のダイシングライン70に沿って分離 溝61の絶縁性樹脂50をダイシングし、個別の回路装 置53に分離する。

> 【0062】本工程で、ダイシングブレード69はほぼ 絶縁性樹脂50を切断する切削深さで行い、ダイシング 装置からブロック62を取り出した後にローラでチョコ レートブレークするとよい。あるいはダイシングブレー ド69は完全に絶縁性樹脂50を切断する切削深さで行 い、載置台から直接吸着コレットでテービングをしても 良い。

> 【0063】なお、ダイシング時は予め前述した第1の 工程で設けた各ブロックの周辺の枠状のパターン66の 内側に設けた相対向する位置合わせマーク67を認識し て、これを基準としてダイシングを行う。周知ではある が、ダイシングは縦方向にすべてのダイシングライン7 0をダイシングをした後、載置台を90度回転させて横 方向のダイシングライン70に従ってダイシングを行 う。

[0064]

【発明の効果】本発明では、導電バターンの材料となる 導電箔自体を支持基板として機能させ、分離溝の形成時 50 あるいは回路索子の実装、絶縁性樹脂の被着時までは導 電箔で全体を支持し、また導電箔を各導電パターンとして分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電パターンが絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。

【0065】次に、本発明では絶縁性樹脂のモールド工程でブロック毎の共通モールドを行うことにより大幅な樹脂量の削減が図れる

更に、測定工程およびダイシング工程でブロック毎に処理を行える利点を有する。従って、測定工程では極めて早く大量にブロックの各搭載部の回路装置の測定を行え、従来必要であった回路装置の表裏の判別、電極の位置の認識等が不要にできるので、測定時間の大幅な短縮を図れる。またダイシング工程では位置合わせマークを用いてダイシングラインの認識が早く確実に行われる利 20点を有する。更にダイシングは絶縁性樹脂層のみの切断でよく、導電箔を切断しないととによりダイシングブレードの寿命も長くでき、導電箔を切断する場合に発生する金属バリの発生もない。更にまたダイシングシートを用いないので、ダイシングシートへのブロックの貼り付け作業や剥離作業も不要となる。

【0066】また図13から明白なように、スルーホールの形成工程、導体の印刷工程(セラミック基板の場合)等を省略できるので、従来より従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。ま 30 たフレーム金型も一切不要であり、極めて短納期となる製造方法である。 *

(A)

*【図面の簡単な説明】

- 【図1】本発明の製造フローを説明する図である。
- 【図2】本発明の回路装置の製造方法を説明する図であ ス

12

- 【図3】本発明の回路装置の製造方法を説明する図である。
- 【図4】本発明の回路装置の製造方法を説明する図であ る。
- 【図5】本発明の回路装置の製造方法を説明する図であ 10 る。
 - 【図6】本発明の回路装置の製造方法を説明する図であ
 - 【図7】本発明の回路装置の製造方法を説明する図であ 2
 - 【図8】本発明の回路装置の製造方法を説明する図であ る。
 - 【図9】本発明の回路装置の製造方法を説明する図である。 3.
 - 【図10】従来の回路装置の実装構造を説明する図である。
 - 【図11】従来の回路装置を説明する図である。
 - 【図12】従来の回路装置の製造方法を説明する図である。
 - 【図13】従来の回路装置の製造方法を説明する図である。

【符号の説明】


5 0	絶縁性樹脂
5 1	導電パターン
5 2	回路素子
5 3	回路装置
6 1	分離溝
62	ブロック


[図1]





【図2】

60: 基電影











【図13】



【図12】



フロントページの続き

(72)発明者 阪本 純次

大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内

(72)発明者 岡田 幸夫

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内

(72)発明者 五十嵐 優助

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内

(72)発明者 前原 栄寿

大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内

(72)発明者 髙橋 幸嗣

群馬県伊勢崎市喜多町29番地 関東三洋電子株式会社内

Fターム(参考) 5F061 AA01 BA01 BA03 CA21 D012

DD13 FA02

5F067 AA01 AB00 AB04 DA16 DE01